PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-214933

(43)Date of publication of application: 11.08.1998

(51)Int.CI.

HO1L 23/50 HO1L 21/60

(21)Application number: 09-015300

(22)Date of filing:

29.01.1997

(71)Applicant:

TOSHIBA CORP

(72)Inventor:


ASADA JUNICHI

(54) SEMICONDUCTOR DEVICE AND ITS MANUFACTURING

(57)Abstract:

PROBLEM TO BE SOLVED: To prevent contact with a wiring lead without thickening a thickness of a package by a method wherein a bonding wire is provided on an upper face of the wiring lead which is connected to an inner lead and is depressed toward a semiconductor chip and has a space relative to a surface of the semiconductor chip.

SOLUTION: One end of a bonding wire 5 is connected to a portion on a tape 2 of an inner lead 3, and the other end is connected to a bonding pad 6 on a semiconductor chip 1. Under the bonding wire 5, a wiring lead 4 formed of the same lead frame as the inner lead 3 is placed across a bonding wire, and it is depressed toward the semiconductor chip 1, and this depression amount is set to be less than a thickness of a tape 2. Since an upper surface of the wiring lead 4 is lower than that of the inner lead 3, a room for setting a height of a loop of the bonding wire 5 is given and a sealing resin thickness on the semiconductor chip can be thinned.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] .

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-214933

(43)公開日 平成10年(1998) 8月11日

(51) Int.Cl. ⁸		識別記号	F I	•	
H01L	23/50		H 0 1 L	23 /50	Ū
	21/60	301		21/60	301B
					301D
					3 0 1 M

審査請求 未請求 請求項の数9 OL (全 6 頁)


		in manufacture and second of the orange
(21)出願番号	特願平9 -15300	(71) 出願人 000003078
	• •	株式会社東芝
(22)出顧日	平成9年(1997)1月29日	神奈川県川崎市幸区堀川町72番地
	•	(72)発明者 浅田 順一
		神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝多摩川工場内
		(74)代理人 弁理士 鈴江 武彦 (外6名)

(54) 【発明の名称】 半導体装置とその製造方法

(57)【要約】

【課題】 ボンディングワイヤの下に配線用リードを設ける場合、ボンディングワイヤがパッケージ外に露出したり、配線用リードと接触しないようにすると、パッケージ厚の薄型化に大きな制約が課される。

【解決手段】 配線用リード4を半導体チップ1に接触しない程度にディプレスし、ボンディングワイヤ5のループの高さを下げる。



2

【特許請求の範囲】

【請求項1】 半導体チップと、

前記半導体チップ上に設けられたテープと、

前記テープ上に下面が貼付されたインナーリードと、 前記インナーリードの少なくとも1つと接続され、前記 半導体チップに向けてディプレスされ、前記半導体チッ プの表面との間に空間を有する配線用リードと、

前記配線用リードと接触せず、一端が前記配線用リードと接続されていない前記インナーリードの前記テープ上の上面に接続され、他端が前記半導体チップ上のパッドと接続されたボンディングワイヤと、

前記半導体チップ、前記テープ、前記インナーリード、 前記配線用リード、及び前記ボンディングワイヤを封止 するパッケージとを具備することを特徴とする半導体装 置。

【請求項2】 前記ディプレスの量は、50μm±20 μmであることを特徴とする請求項1記載の半導体装 置。

【請求項3】 前記ボンディングワイヤは、前記インナーリードの上面の高さに前記ボンディングの厚さを加えた高さより下に設けられていることを特徴とする請求項1記載の半導体装置。

【請求項4】 前記配線用リードと前記半導体チップの 表面との間の空間は、樹脂により充填されていることを 特徴とする請求項1記載の半導体装置。

【請求項5】 一端が前記配線用リードと接続されたインナーリードの前記テープ上の部分と接続され、他端が前記半導体チップ上のパッドと接続されたボンディシグワイヤをさらに具備することを特徴とする請求項1記載の半導体装置。

【請求項 6 】 前記ポンディングワイヤと接続され、前記配線用リードと接続されたインナーリードは、一列に並んだ前記インナーリードの両端の以外のインナーリードであることを特徴とする請求項 5 記載の半導体装置。

【請求項7】 前記配線用リードと接続されたインナーリードの少なくとも1つは、前記配線用リードに対して、他の少なくとも1つのインナーリードが前記配線用リードに接続されている向きと異なる向きに接続されていることを特徴とする請求項1記載の半導体装置。

【請求項8】 前記異なる向きと、前記他のインナーリードが接続されている向きとは、45度以上異なることを特徴とする請求項7記載の半導体装置。

【請求項9】 インナーリードと、前記インナーリードの下面に貼付されたテープと、前記インナーリードの少なくとも1つと接続され、下面に向けてディプレスされた配線用リードとを有するリードフレームを、前記配線用リードが半導体チップに接触しないように空間を設けて前記テープを介して半導体チップの表面に貼り付ける工程と、

前記半導体チップの表面に設けられたパッドと前記イン

ナーリードのテープ上の上面とをボンディングワイヤで 接続する工程と、

前記配線用リードと前記半導体チップとの間の空間を樹脂封止し、前記半導体チップ、前記リードフレーム及び前記ポンディングワイヤを樹脂封止する工程とを具備することを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置とその 製造方法に関し、特にパッケージ厚さに制限があるLO C (Lead on Chip) 構造のパッケージに係わる。

[0002]

【従来の技術】図8は、従来のLOC構造の半導体装置の一例を示す。LOC構造の半導体装置では、半導体チップ1上にテープ2が張り付けられ、テープ2上にインナーリード3が設けられている。インナーリード3と半導体チップ1のパッド6とは、ボンディングワイヤ5を介して接続されている。

【0003】さらに、図8に示すように、ボンディング 7 ワイヤ5の下にボンディングワイヤ5を横切って配線用 リード4が置かれているものがある。配線用リード4に は電源電位が供給される。

[0004]

【発明が解決しようとする課題】配線用リード4とボンディングワイヤ5とが接触し短絡することを防ぐため、ボンディングワイヤ5のループの高さをある程度確保する必要が生じる。また、配線用リード4の上面とインナーリード3の上面は同一の高さにある。そのため、配線用リード4がない場合に比べ、ボンディングワイヤ5のループを高く設定しなければならない。

【0005】また、ボンディングワイヤ5がパッケージの表面に露出されないように、リードフレームの上に相当のパッケージ厚さすなわちプラスチックパッケージでは樹脂厚さを確保する必要がある。

【0006】図9は、図8に示した半導体装置の断面を示す。ボンディングワイヤ5と配線用リード4が接触しないように、ボンディングワイヤ5のループの頂上部と配線用リード4とは50 μ m程度離れている必要がある。また、ボンディングワイヤ5が露出しないように、ボンディングワイヤ5のループの頂上部とパッケージの表面とは50 μ m程度離れるように設定する必要がある。さらに、ボンディングワイヤをボンディングする際、ボンディングワイヤの高さの公差は1 σ =10 μ m程度である。そのため、ボンディングワイヤは、4 σ すなわち±40 μ m程度ぶれることを考慮しなければならない。その結果、配線用リード上に180 μ m以上の樹脂がなければならない。

【0007】一般に、リードフレーム上のパッケージの厚さの規格は、SOJにおいて0.5 mm程度であり、50 TSOPで200 μ m程度である。そのため、特にTS

OPでは、リードフレーム上のパッケージの厚さを規格 以内に収めることが困難となる。

【0008】本発明は、上記課題に鑑みてなされたもの で、ポンディングワイヤの下に配線用リードが設けられ ている場合に、パッケージの厚さを厚くせずに、ボンデ ィングワイヤが露出したり、配線用リードと接触するこ とを防ぐことを目的とする。

[0009]

【課題を解決するための手段】上記課題を解決するた め、本発明の半導体装置は、半導体チップと、半導体チ ップ上に設けられたテープと、テープ上に下面が貼付さ れたインナーリードと、インナーリードの少なくとも1 つと接続され、半導体チップに向けてディプレスされ、 半導体チップの表面との間に空間を有する配線用リード と、配線用リードと接触せず、一端が配線用リードと接 続されていないインナーリードのテープ上の上面に接続 され、他端が半導体チップ上のパッドと接続されたボン ディングワイヤと、半導体チップ、テープ、インナーリ ード、配線用リード、及びボンディングワイヤを封止す るパッケージとを具備する。

【0010】また、上記課題を解決するため、本発明の 半導体装置の製造方法は、インナーリードと、インナー リードの下面に貼付されたテープと、インナーリードの 少なくとも1つと接続され、下面に向けてディプレスさ れた配線用リードとを有するリードフレームを、配線用 リードが半導体チップに接触しないように空間を設けて テープを介して半導体チップの表面に貼り付ける工程 と、半導体チップの表面に設けられたパッドとインナー リードのテープ上の上面とをボンディングワイヤで接続 する工程と、配線用リードと半導体チップとの間の空間 を樹脂封止し、半導体チップ、リードフレーム及びボン ディングワイヤを樹脂封止する工程とを具備する。

[0011]

【発明の実施の形態】以下、図面を参照して本発明の実 施の形態を説明する。図1及び図2は、本発明の第1の 実施例を示す。図2は、本発明の半導体装置の上面を模 式的に示したものであり、図1は、図2に示した半導体 装置の一部を示す斜視図である。以下、同一の構成要素 には同一の符号を付し、説明を省略する。

【0012】半導体チップ1上にテープ2が張り付けら れ、テープ2上にインナーリード3が設けられている。 テープ2はまずインナーリード3を有するリードフレー ムに貼付され、その後リードフレームを半導体チップ1 に貼り付ける。

【0013】ボンディングワイヤ5の一端は、インナー リード3のテープ2上にある部分に接続され、他端は、 半導体チップ1上のボンディングパッド6に接続され る。ポンディングワイヤ5の下にボンディングワイヤ5 を横切って配線用リード4が置かれている。この配線用 リード4は、インナーリード3と同一のリードフレーム

から形成されている。配線用リード4は、半導体チップ 1に向けてディブレス加工されている。41は、ディブ レス加工された配線用リード4とインナーリードとの接 続部を示す。配線用リード4の下にはテープは設けられ ていない。

【0014】また、図2に示すように、一般にLOC構 造の半導体装置において、インナーリードは半導体素子 を挟んで2列に設けられている。通常、配線用リード4 は、インナーリード列に沿って伸び、インナーリード列 の両端のインナーリードと接続されている。

【0015】以下、この半導体装置の各要素の具体的な 数値を説明する。図3は、図1及び図2に示した半導体 装置の断面を示す。TSOP型のパッケージの場合、パ ッケージ10の厚さ21は1mm程度、リード3上のパ ッケージの厚さ23は200μm程度である。半導体チ ップ1の厚さは250 μ mないし350 μ m程度、テー プ2の厚さは例えば87µm、リード3の厚さは例えば 125μmである。このパッケージを例えばボードに実 装した場合、実装面とパッケージ10の上面22との距 離は1.2mm程度になる。

【0016】また、上述のように、ボンディングワイヤ・ 5のループの頂上部とパッケージ10の表面とは50μ m程度離れ、ボンディングワイヤ5のループの頂上部と 配線用リードとは50μm程度離れるように設定する必 要がある。また、一般に、ボンディングワイヤ5は、そ の高さが±40μm程度ぶれる。

【0017】配線用リード4のディプレス量24は、配 線用リード4の下面と半導体チップ1との間にギャップ 11が存在するように設定する。例えば、テープ厚が8 7μmであり、ディプレス量の公差が±20μmである 場合、ディプレス量を50μmに設定する。この場合、 少なくとも17μm以上の厚さのギャップ11が生じ る。

【0018】ギャップ11を設けている理由を以下に説 明する。半導体チップ1を半導体ウェハからダイシング して切り出す際に、シリコン基板からくずが生じ、その 切りくずが半導体チップ1の表面に付着している場合が 多い。そのため、配線用リード4が切りくずを介して半 導体チップ1に接触すると、切りくずにより半導体チッ 40 プ上の素子にダメージが与えられる可能性がある。そこ で、上述のように、ギャップを設けている。したがっ て、半導体チップの表面に切りくずがなくきれいである ならば、配線用リード4の下面が半導体チップ1に接触 する程度までディプレスしてもよい。

【0019】なお、配線用リード4と半導体チップ1間 のギャップ11は樹脂で充填されていることが望まし い。パッケージをボードに表面実装する際に、240℃ 程度の環境を通過する。樹脂が充填されていない部分が あると、そこに進入した水が水蒸気となり、体積が増

50 し、樹脂がクラックして割れる可能性があるからであ

る。

【0020】なお、このギャップ11の厚さは数 μ m以 上あればよい。樹脂充填の際、ギャップ11は樹脂フィ ラーではなく、樹脂フィラーから揮発した樹脂分により 充填されるので、数μm程度の厚さがあれば十分であ る。

【0021】また、例えばボンディングワイヤ高さを土 30μ mで管理でき、ディプレス量を 50μ m± 20μ mに制御できるならば、図4に示すように、ポンディン グワイヤ5をそのワイヤの厚さ以上にリード3の上に出 ないように設けてもよい。この場合、リード3上のパッ ケージ10の厚さ23に対してポンディングワイヤ5が 与える制約は、最小となる。

【0022】なお、上述の半導体チップ1は、樹脂充填 時に、樹脂の抵抗を許容する範囲で樹脂封止金型のほぼ 中央に設けられる。このように、本実施例では、配線用 リード4のディプレス量24は、テープ2の厚さを越え ることはない値に設定され、配線用リード4と半導体チ ップ1の表面とが接触することはない。そして、配線用 リード4と半導体チップ1との間は樹脂で封止されてい る。そのため、半導体素子へのダメージやパッケージの クラックを防ぐことができる。

【0023】また、チップ表面からみて、配線用リード 4の上面は、ボンディングワイヤ5をボインナーリード 3にポンディングする位置よりも低くなっている。この ため、ボンディングワイヤのループ高さを配線用リード 4のディプレス量に相当する値だけ従来よりも低く設定 することができる。

【0024】その結果、リードフレーム上のパッケージ 10の厚さの設定に際しての制約が、従来よりも緩くな る。すなわち、従来から、厚さが薄いパッケージに関し ては、樹脂の充填、パッケージの反り、ボンディングワ イヤのループ高さという制約を考慮して、リード3上の 樹脂厚23を設定している。本実施例では、上述のボン ディングワイヤのループ高さによる制約が緩和され、設 計上のマージンを向上させることが可能となる。リード フレーム上のパッケージ10の厚さを配線用リード4の ディプレス量に相当する量だけ従来よりも薄く設定する ことも可能となる。

【0025】また、本実施例では、従来と比べてボンデ ィングワイヤ5の長さを短くすることができる。そのた め、インダクタンスや抵抗を低くし、パッケージの電気 的特性を向上させることが可能となる。

【0026】図5は、本発明の第2の実施例を示す斜視 図である。図5に示すように、少なくとも1つのインナ ーリード3,は、ディプレス加工部43を介して配線用 リード4に接続されている。このディプレス加工部43 は、ディプレス加工部41と同時に形成される。ボンデ ィングワイヤ5の一端は、インナーリード3,の上面4 2に接続される。このボンディングワイヤ5の他端は、

パッド 6 列の端部以外に設けられた例えば電源供給用の ボンディングパッド6に接続される。

【0027】このインナーリード3'は、他のインナー リード3と同一のテープ2上に配され、他のインナーリ ード3と同一の高さに設定されている。また、インナー リード31とボンディングワイヤ5とのボンディング部 42は、複数有ってもよい。

【0028】本実施例では、上述の第1の実施例と同様 の効果を得ることができる。さらに、半導体チップ1上 の任意のパッド6を配線用リード4に電気的に接続する 場合、他のポンディングワイヤと交差することなく、ポ ンディングワイヤを設けることが可能となる。

【0029】図6及び図7は、本発明の第3の実施例を 示す。図7は、本発明の半導体装置の上面を模式的に示 したものであり、図6は、図7に示した半導体装置の一 部を示す斜視図である。

【0030】テープ2a、2bは、半導体チップ1上に パッド6列を挟んで対向して設けられ、それぞれのテー プ2a, 2b上にインナーリード3が設けられている。 配線用リード4は、ディプレス加工部41aを介してテ ープ2a上に配置されたリード44aに接続されるとと もに、ディプレス加工部41bを介してテープ2b上に 配置されたリード44bにも接続されている。

【0031】図6、図7に示した実施例では、リード4 4aとリード44bは一直線に並んでいる。この場合、 インナーリード44aが配線用リード4に接続されてい る向きと、インナーリード44bが配線用リード4に接 続されている向きとは、180度異なる。

【0032】なお、上述の角度は、例えば45度以上で あればよい。また、配線用リード4に接続されているイ ンナーリードは3本以上でもよい。本実施例において、 上述の第1の実施例と同様の効果を得ることができる。 さらに、配線用リード4は異なる向きに伸びる2本以上 のリードに接続されているので、樹脂の充填の際に配線 用リード4が移動することを防止し、配線用リード4と ボンディングワイヤとの接触を防ぐことができる。

[0033]

【発明の効果】以上説明したように、本発明によれば、 ボンディングワイヤの下に設けられた配線用リードの上 面はインナーリードの上面よりも低いため、ボンディン グワイヤのループの高さに余裕が生じ、半導体チップ上 の樹脂厚を薄くし、ポンディングワイヤを短くすること ができる。

【0034】また、本発明によれば、配線用リードに任 意のインナーリードが接続されているため、任意のパッ ドから他のボンディングワイヤと交差することなくボン ディングワイヤを配線用リードに電気的に接続すること ができる。

【0035】さらに、本発明によれば、配線用リードは 50 異なる方向に伸びる2本以上のインナーリードに接続さ

れているので、樹脂充填時に配線用リードが変形するこ とを防ぐことができる。

【図面の簡単な説明】


- 【図1】本発明の第1の実施例を示す斜視図。
- 【図2】本発明の第1の実施例を示す図
- 【図3】本発明の第1の実施例を示す断面図。
- 【図4】本発明の第1の実施例を示す断面図。
- 【図5】本発明の第2の実施例を示す斜視図。
- 【図6】本発明の第3の実施例を示す斜視図。
- 【図7】本発明の第3の実施例を示す図。
- 【図8】従来の半導体装置を示す斜視図。

【図9】図9に示した半導体装置の断面図。


【符号の説明】

- 1…半導体チップ、
- 2、2a,2b…テープ、
- 3、3、…インナーリード、
- 4…配線用リード、
- 5…ポンディングワイヤ、
- 6…パッド、
- 10…パッケージ、
- 10 11…ギャップ、
 - 41、41a, 41b…ディプレス加工部。


【図1】




【図3】




【図5】




【図2】




【図4】




[図6]



【図7】



[図8]



【図9】

